芯华小课堂

上期,小芯和大家一起了解了有关CMP抛光材料的知识。这期干货分享小课堂,我们将给IC从业者分享一些牛X的知识架构即技能清单,希望这些助你成为真正合格的数字IC设计工程师。

技能清单

想要成为真正合格的数字IC设计工程师,你永远都需要去不断学习更加先进的知识和技术。以下这些是必备的技能清单:

①Verilog-2001/ VHDL

②SystemVerilog/ SystemC

③Makefile/ Perl/ Python/ Shell

①NCVerilog/ VCS/ ModelSim

②SimVision/ DVE/ Verdi

③Vim/ Emacs

④SVN/ CVS/ Git

⑤Microsoft Office

Windows,Linux,OS X

其他加分项目包括:

②ISE/ Synplify/ Vivado/ Quartus

③LEC/Formality

④VMM/ UVM

⑥ZeBu Server

⑦JIRA/ Confluence

⑧C/Assembly Language

⑨Computer Architecture/

ARM Architecture/ MIPS Architecture

Verilog-2001/ VHDL

Verilog-2001中规定了很多新特性,可以产生更好的代码风格。

对比旧版使用更方便

对于旧版的接口语法由于一个接口需要分3次描述,无端端增加了代码行数而且阅读和改动都很困难。但是Verilog-2001这种新的接口方式修改起来更加简单,例化模块的时候使用也更加方便,尤其是当一个模块的接口数目超过一个屏幕的显示范围时,Verilog-2001的这种优势更加突出。

学习Verilog存在的问题

学习Verilog最大的问题,很多国内的书写得都很不好,书中的很多例子都是为了说明语法特征而存在的,没有任何实用价值,甚至很多代码都是不可综合的,无法用数字电路来对等实现的。

学习Verilog的策略方法

因此,学习Verilog要懂得策略方法。建议先找一本类似语法手册的书籍,把基本语法看过一遍,搞清楚模块定义、接口定义、模块例化、寄存器定义、线定义,always块等这些基本内容怎么写后,再到OpenCores网站上去下载已经经过FPGA验证的完整开源项目代码进行学习。先做到看懂别人写的代码,然后再尝试自己去模仿,有不懂的问题再有针对性地去网上搜索答案。

学习对应的电路特征

Verilog语言与软件语言最大的区别就是,Verilog是用于描述电路的,所以它的写法是非常固定的。因此,平日在学习Verilog的时候,是学习其对应的电路特征,以及如何对这个电路进行描述。

Verilog鼓励在电路中进行创新,而不是在描述方法上进行创新。因此,即使是世界上最牛的Verilog高手,他写出来的Verilog代码语法也都是很普通的,而他的创意则在于如何去组合这些基本的小型电路。